いらっしゃいませ ゲスト様
»TOP > ジャンル別 > コンピュータ > ハードウェア > LSI設計の基本 RTL設計スタイルガイド Verilog HDL編
LSI設計の基本 RTL設計スタイルガイド Verilog HDL編

立ち読み

LSI設計の基本 RTL設計スタイルガイド Verilog HDL編

著者:
株式会社エッチ・ディー・ラボ
出版社:
学術研究出版

概要:

システムのほとんどが1つのチップに搭載されるSoC時代を迎え、ニーズの多様化と市場競争力のキーになるSoC製品の短期開発の要求にいかに応えるかがSoC設計技術に対する大きな課題となっております。

「RTL設計スタイルガイド」 は、IP記述基準として、ハードウェア記述言語によるRTL設計を進めるための設計スタイルを定義したものです。設計スタイルを標準規定することで設計者によって異なる記述スタイルや合成、検証などの設計手法を共通化することができます。そして記述の読解性が向上し、IPの再利用化に寄与することを狙いとしております。


【Windows/MacにてPDFダウンロードが可能です】


ジャンル:
コンピュータ > ハードウェア
販売開始:
2019/09/21
ファイルサイズ:
18.43MB
CODE:
J0010380BK0096009002
対応デバイス:
WindowsPCMacブラウザビューアAndroidスマートフォンAndroidタブレットiPhone/iPod touchiPad
  購入 レンタル
商品価格(税込) ¥3,828 -
閲覧可能期間 無期限 -
ダウンロード可能期間 無期限 -
ダウンロード回数 制限なし -
Twitter    Hatebu 

原則、返金不可
詳細はこちら

この著作者による商品

LSI設計の基本 RTL設計スタイルガイド Verilog HDL編
販売(無期限): ¥ 3,828(税込)